1、負責ASIC芯片從RTL到GDSII的詳細物理設計與驗證工作，包括物理架構規劃，布局布線、電源規劃、時鐘樹綜合、時序收斂、物理驗證、電源網絡分析和低功耗設計等，在PPA（性能、功耗、成本）達成、設計/工藝窗口匹配等方面提供有競爭力的解決方案；
2、負責ASIC芯片DFT設計及驗證，對測試成本、測試覆蓋率、失效率、交付時間負責，提供有競爭力的測試向量及解決方案
"1、微電子、計算機、通信工程、數學、自動化、材料、物理等相關專業本科及以上學歷；
2、符合如下任一條件者優先：
（1）熟練掌握深亞微米后端物理設計流程，了解Synopsys/Cadence等數字芯片物理設計工具、Calibre等物理驗證工具及PT等時序驗證工具；
（2）熟悉數字芯片DFT或前端邏輯設計流程，熟悉verilog等數字電路硬件描述設計語言，了解或能使用 Synopsys或 Mento

職位類別： 集成電路IC設計

舉報